本書根據(jù)作者長期教學科研實踐，圍繞路由器的典型結構，重點介紹基于Trie的IP路由查找電路、SDN流表電路、空分交換單元、共享存儲交換單元和復雜隊列管理器等5類典型電路，涵蓋了計算機網(wǎng)絡中常用的典型電路。所有電路均給出典型應用場景、算法原理、電路框圖、接口定義和工作流程，以及經(jīng)過實際驗證的RTL級設計代碼并進行詳細的注釋，可采用FPGA或專用集成電路加以實現(xiàn)。主要電路都給出仿真代碼和典型仿真結果，便于讀者對電路進行理解和分析。

目前，Verilog HDL類書籍普遍偏重基本語法教學和基本電路設計，或者講授FPGA設計流程，本書則重在幫助具有初步語法基礎的讀者通過對各類典型工程案例的學習，成體系地熟悉計算機網(wǎng)絡領域典型電路的設計與實現(xiàn)，有效積累大規(guī)模數(shù)字系統(tǒng)設計知識和實際的工程技術經(jīng)驗，為進一步進行本領域的創(chuàng)新實踐打下堅實基礎。

本書具有以下主要特點： ①所選擇的案例均具有一定代表性，并且在現(xiàn)有書籍中涉及較少； ②每個案例均給出電路的應用場景、算法原理、電路設計代碼和仿真驗證代碼，完備性較高，易于學習； ③所有代碼都經(jīng)過工程實踐驗證，可以直接應用于計算機網(wǎng)絡類數(shù)字系統(tǒng)的設計，可以采用FPGA或者專用集成電路實現(xiàn)； ④注重將數(shù)字系統(tǒng)設計方法學知識融入不同類型的設計案例中，有助于增加讀者對復雜數(shù)字系統(tǒng)設計工程學知識的了解，可對其他電路設計起到指導作用。

本書包括6章。

第1章為概述。簡單介紹計算機網(wǎng)絡的分層模型及路由器在計算機網(wǎng)絡中的基本功能。在此基礎上介紹路由器的典型結構、關鍵電路和部分基礎知識，為后面章節(jié)的閱讀與學習提供支撐。

第2章重點介紹全硬件最長前綴匹配電路的算法原理與電路實現(xiàn)。本章對應用于路由器等網(wǎng)絡設備中的IP地址最長前綴匹配技術進行較為全面的介紹，對基本二進制Trie的構造、匹配、刪除等操作的算法原理進行分析； 給出采用全硬件構造基本二進制Trie時的電路結構、電路工作原理、詳細設計代碼并進行仿真分析。針對基本二進制Trie在查找速度和存儲空間利用率上的不足，分析路徑壓縮二進制Trie查找電路的結構、算法原理、典型代碼和仿真分析結果。

第3章對基于哈希的查找技術進行較為系統(tǒng)的分析與設計實現(xiàn)�；�于哈希的查找技術可被應用于以太網(wǎng)交換機和軟件定義網(wǎng)絡（Software Defined Network，SDN）中多級流表的實現(xiàn)。SDN是近年來高速發(fā)展并被逐漸接受的網(wǎng)絡技術，流表是其實現(xiàn)路由查找的關鍵技術。本章重點分析多桶哈希查找電路的算法原理與電路實現(xiàn)，同時，以此為基礎，設計典型多級流表電路并進行仿真分析。

第4章給出支持虛擬輸出隊列的多端口空分交換單元的完整設計。Crossbar是典型的空分交換單元，可廣泛應用于各種網(wǎng)絡設備中，包括以太網(wǎng)交換機和路由器等，也可作為IP核用于各種分布式處理系統(tǒng)中，進行不同處理單元之間的信息交互。本章給出包括虛擬輸入隊列、輸入仲裁器、輸出仲裁器在內的典型Crossbar電路，對設計代碼進行仿真分析。

第5章給出典型共享存儲交換結構的工作機制和電路實現(xiàn)。共享存儲交換結構由自由指針隊列管理器、基于鏈表的8優(yōu)先級隊列控制器以及頂層電路構成。本章對其電路結構、內部接口關系和工作流程進行說明，對其涉及的算法原理進行詳細分析，給出完整的設計代碼并進行仿真分析。

第6章重點設計支持資源預留的多用戶隊列管理器和基于DDR的多用戶隊列管理器。隊列管理器是路由器和各類協(xié)議處理器等網(wǎng)絡設備中的典型電路，可以根據(jù)需要同時建立和維護大量的邏輯隊列。本章設計的支持資源預留的隊列管理器可以為不同的邏輯隊列分配私有緩沖區(qū)，保證緩沖區(qū)使用的公平性，同時，這些邏輯隊列還可以按需使用共享緩沖區(qū)，提高緩沖區(qū)利用率，從而形成靈活的緩沖區(qū)分配與使用機制。支持資源預留的隊列管理器可以為不同的邏輯隊列，基于預先配置的信用值分配輸出帶寬，實現(xiàn)靈活的帶寬分配和多隊列輸出調度機制�；�于DDR的多用戶隊列管理器采用數(shù)據(jù)塊與數(shù)據(jù)分段相結合的緩沖區(qū)劃分與使用機制，可以兼顧緩沖資源按需動態(tài)分配和較低的硬件資源消耗，同時支持數(shù)據(jù)重傳，滿足特定的數(shù)據(jù)轉發(fā)與協(xié)議處理需求。

需要說明的是，路由器歷經(jīng)多代發(fā)展，可根據(jù)應用場景、轉發(fā)能力、設備結構、部署位置、鏈路類別等進行分類，形成復雜的設備型譜，涉及龐大的知識體系，無論哪本書都很難全面詳盡地加以介紹。本書圍繞路由器的基本功能，較為全面地介紹計算機網(wǎng)絡中常用的基本電路，給出典型設計代碼，旨在幫助學習者快速理解和掌握復雜數(shù)字系統(tǒng)設計技術，提升設計能力。

閱讀本書時，需要注意以下幾點：

(1) 本書的設計代碼均采用可綜合風格的Verilog HDL實現(xiàn)，仿真驗證代碼主要基于task高效實現(xiàn)。

(2) 在代碼中主要使用FIFO和RAM兩類IP核。本書的IP核主要基于Xilinx的ISE或Vivado集成開發(fā)環(huán)境生成，如果使用其他開發(fā)環(huán)境，只需略作調整即可。本書的所有代碼都可以直接在Xilinx的ISE或Vivado集成開發(fā)環(huán)境下進行實際驗證和仿真分析，也可方便地移植到其他開發(fā)環(huán)境下。

(3) 本書中所有狀態(tài)機均采用混合類型而非傳統(tǒng)的米里型和摩爾型，更適合設計復雜狀態(tài)機，使代碼可讀性更強。

(4) 為了更好地分析仿真結果，模擬真實電路中的門延遲，在代碼的賦值語句中加入了延遲，有利于分析信號跳變與時鐘上升沿之間的關系。

本書由陸軍工程大學喬廬峰教授、陳慶華副教授、晉軍副教授和續(xù)欣副教授編著。魯銘洋、張棟、李榮健、王金旭等碩士研究生參與了部分代碼調試、仿真驗證和內容編寫工作，在此表示感謝。

喬廬峰2025年3月