第1章 集成電路簡介 1
1.1 集成電路簡史 1
1.1.1 什么是集成電路 1
1.1.2 集成電路發(fā)展簡史 1
1.1.3 集成電路產業(yè)的分工和發(fā)展 5
1.1.4 集成電路產業(yè)垂直分工歷程 6
1.2 集成電路分類 6
1.2.1 存儲器IC 7
1.2.2 微元件IC 8
1.2.3 模擬IC 8
1.2.4 邏輯IC 9
1.3 集成電路未來的挑戰(zhàn) 9
參考文獻 10
第2章 等離子體基本原理 11
2.1 等離子體的基本概念 11
2.1.1 等離子體的定義 11
2.1.2 等離子體的參數(shù)空間 12
2.1.3 等離子體的描述方法 13
2.1.4 等離子體的關鍵特征和參量 14
2.1.5 等離子體判據(jù) 17
2.1.6 等離子體鞘層 18
2.2 集成電路常用的等離子體產生方式 20
2.2.1 容性耦合等離子體 20
2.2.2 感性耦合等離子體 24
2.2.3 電子回旋共振等離子體 30
參考文獻 31
第3章 集成電路制造中的等離子體刻蝕工藝 33
3.1 等離子體刻蝕的發(fā)展 33
3.1.1 傳統(tǒng)等離子體刻蝕 35
3.1.2 脈沖等離子體刻蝕 36
3.1.3 原子層刻蝕 37
3.2 前道工藝 38
3.2.1 淺溝槽隔離（STI）刻蝕 39
3.2.2 多晶硅柵極（Gate）刻蝕 42
3.2.3 側墻（Spacer）刻蝕 44
3.3 中道工藝及后道工藝 45
3.3.1 接觸孔和通孔及介質溝槽刻蝕 46
3.3.2 鎢栓和鎢柵極刻蝕 53
3.3.3 鋁線刻蝕和鋁墊刻蝕 55
3.3.4 氮化鈦刻蝕 60
3.3.5 干法去膠及鈍化 62
參考文獻 63
第4章 集成電路封裝中的等離子體刻蝕工藝 65
4.1 先進封裝中的等離子體表面處理 65
4.1.1 去除殘膠 66
4.1.2 去除殘留金屬 66
4.1.3 改善潤濕性 67
4.1.4 提高表面結合力 67
4.2 先進封裝中的等離子體硅刻蝕 68
4.2.1 硅整面減薄工藝 68
4.2.2 硅通孔刻蝕工藝 69
4.2.3 等離子體切割工藝 72
4.2.4 扇出型封裝中的硅刻蝕工藝 73
4.3 先進封裝中的聚合物刻蝕 74
4.4 先進封裝中翹曲片的等離子體處理方法 75
參考文獻 76
第5章 等離子體刻蝕機 78
5.1 等離子體刻蝕機軟硬件結構 78
5.1.1 傳輸系統(tǒng) 78
5.1.2 真空控制系統(tǒng) 81
5.1.3 射頻系統(tǒng) 83
5.1.4 溫度控制系統(tǒng) 84
5.1.5 附屬設備 85
5.1.6 整機控制系統(tǒng) 85
5.2 關鍵結構的設計 86
5.2.1 反應腔 86
5.2.2 靜電卡盤 88
5.2.3 勻流板 90
5.3 等離子體刻蝕機工藝參數(shù)簡介 90
5.4 等離子體刻蝕機工藝結果評價指標 91
5.4.1 刻蝕形貌 91
5.4.2 刻蝕速率 96
5.4.3 刻蝕均勻性 96
5.4.4 選擇比 99
5.4.5 其他工藝結果評價指標 99
參考文獻 100
第6章 等離子體測試和表征 102
6.1 等離子體密度和能量診斷技術 102
6.1.1 靜電探針等離子體診斷 102
6.1.2 離子能量分析儀等離子體診斷 108
6.2 光學發(fā)射光譜終點檢測技術 112
6.2.1 終點檢測原理 112
6.2.2 終點檢測系統(tǒng)介紹 112
6.2.3 光學發(fā)射光譜檢測技術在等離子體刻蝕中的應用 113
6.3 激光干涉終點檢測技術 117
6.3.1 激光干涉原理 117
6.3.2 IEP算法介紹 119
參考文獻 121
第7章 等離子體仿真 123
7.1 刻蝕機涉及的物理場 123
7.1.1 等離子體場 123
7.1.2 電磁場 131
7.1.3 流場 132
7.1.4 溫度場 133
7.1.5 化學反應 136
7.1.6 各物理場之間的耦合 137
7.2 多物理場仿真技術 139
7.2.1 多物理場仿真技術簡介 139
7.2.2 仿真分析基本流程 141
7.2.3 相關仿真案例 146
參考文獻 154
第8章 顆粒控制和量產 155
8.1 缺陷和顆粒介紹 155
8.2 缺陷和顆粒問題帶來的影響 156
8.3 缺陷和顆粒污染控制手段 157
8.3.1 刻蝕機傳輸模塊的顆粒缺陷和顆�？刂� 157
8.3.2 刻蝕機工藝模塊的顆粒缺陷和顆粒控制 161
8.4 提高刻蝕量產穩(wěn)定性的方法 162
參考文獻 164